故障現(xiàn)象1
　　在信號(hào)處理的視頻模擬信號(hào)輸入端加一個(gè)如圖1的鋸齒波測(cè)試信號(hào)，經(jīng)過(guò)A/D電路及其它電路處理后，在D/A輸出端就可能得到如圖2所示的波形。
　　從圖2明顯看出，在整個(gè)波形上都疊加有干擾紋波，頻率比較高。擴(kuò)展觀察到有規(guī)律的干擾，周期大體上與主時(shí)鐘相同。初步估計(jì)，這可能與電源和地線的干擾有關(guān)�？疾炱湓�因，可能是電源內(nèi)阻太大、電源線太長(zhǎng)、接地線不良等。另外要特別指出的是，在測(cè)量時(shí)示波器接地點(diǎn)選擇不當(dāng)也會(huì)引入這樣的干擾波形。根據(jù)經(jīng)驗(yàn)，一般對(duì)每1A的額定輸出電流，濾波電容可取2000μF左右。對(duì)電源進(jìn)行濾波一般用一個(gè)電解電容(10μF~100μF)和一個(gè)瓷片電容(0.1μF)，并且把它們并聯(lián)起來(lái)接在電源的輸入通路上。在電源網(wǎng)絡(luò)中串入磁珠去耦，也是有效的方法，特別是對(duì)于工作頻率較高的場(chǎng)合，除了電源耦合外，地線耦合也是一種干擾源。對(duì)于地線干擾，要求我們?cè)谟≈齐娐钒宓脑O(shè)計(jì)中注意以下幾點(diǎn)：

1、正確選擇一點(diǎn)接地和多點(diǎn)接地。在低頻電路中，信號(hào)工作頻率小于1MHz，布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1~10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)該超過(guò)波長(zhǎng)的1/20。否則應(yīng)采用多點(diǎn)接地法。

2、將數(shù)字電路和模擬電路部分分開(kāi)。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開(kāi)，而兩者的地線不要相混，分別與電源端地線相連要盡量加大線性電路地線的面積。

3、盡量加粗接地線。若接地線很細(xì)，接地電位則隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過(guò)三倍于印制電路板的電流。如有可能，接地線的線度就大于3mm。

4、將接地線構(gòu)成閉環(huán)路。將接地線構(gòu)成環(huán)路，會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。如果判斷是由于示波器觀察時(shí)接地點(diǎn)選擇不當(dāng)，在調(diào)整接地點(diǎn)時(shí)，干擾信號(hào)會(huì)明顯小下來(lái)。一般來(lái)講，示波器探頭接地點(diǎn)應(yīng)盡量靠近取樣點(diǎn)，以便形成最短的信號(hào)回路。

故障現(xiàn)象2
　　在調(diào)試中，所加測(cè)試信號(hào)仍是如圖1的鋸齒波測(cè)試信號(hào)。在經(jīng)過(guò)某些運(yùn)放后有圖3所示的波形，鋸齒波上一部分很干凈，而另一部分疊加了高頻分量。將示波器掃描加快，可以看見(jiàn)規(guī)整的高頻振蕩，其頻率一般為幾MHz~幾十MHz。
　　初步估計(jì)，這是由運(yùn)放自激引起的干擾。自激振蕩是放大器常見(jiàn)的一種噪聲，一般頻率較高。雖然負(fù)反饋對(duì)放大器的性能指標(biāo)有很大的改善，但是深度負(fù)反饋又可能引起放大器的自激振蕩。反饋放大器產(chǎn)生自激振蕩的原因是由于不同頻率的信號(hào)通過(guò)放大器時(shí)，其相移不相同，針對(duì)這種情況，在設(shè)計(jì)電路時(shí)，應(yīng)充分考慮到反饋放大器的穩(wěn)定性裕量問(wèn)題。為了查明放大器自激振蕩的原因，我們大體采取以下的步驟，有效去除波形上的高頻干擾。

　　首先應(yīng)判斷振蕩類(lèi)型，是屬于連續(xù)振蕩、瞬時(shí)振蕩還是間歇振蕩，且粗略估計(jì)其振蕩的頻率范圍。振蕩源大致有三個(gè)部分：電路、反饋支路、布線和元件，按此順序分析可能產(chǎn)生振蕩的主要部位。假設(shè)是放大部分引起的，則可降低其增益，看振蕩是否停止。如果振蕩停止，則可認(rèn)為是由放大電路引起的。消除振蕩可以在放大電路的適當(dāng)?shù)胤揭�入RC校正網(wǎng)絡(luò)，用以改變放大電路的幅頻特性和相頻特性，破壞自激振蕩的條件。引入RC校正網(wǎng)絡(luò)可采用滯后或超前校正的方法。
　　采用何種校正網(wǎng)絡(luò)要視具體要求而定：如果只要求穩(wěn)定度，而對(duì)頻帶無(wú)要求，則可在放大電路中只接一個(gè)電容，以建立一個(gè)足夠低的主極點(diǎn)頻率；如要求頻帶寬些，可在兩級(jí)放大器間接一個(gè)RC校正網(wǎng)絡(luò)；如果要求更寬頻帶時(shí)，則可采用超前校正。即在放大電路中接入RC并聯(lián)校正網(wǎng)絡(luò)，使高頻段的極點(diǎn)向更高的頻率移動(dòng)。校正網(wǎng)絡(luò)中的元件數(shù)值可以先估算，再加以實(shí)驗(yàn)方法確定。如認(rèn)為振蕩的原因在于反饋部分，可適當(dāng)減小反饋深度。但是反饋深度也不能減得過(guò)小，否則放大電路的性能改善程度要受到影響。如認(rèn)為是布線的原因，則可擺動(dòng)布線，看其振蕩情況是否改變，或者敲動(dòng)所懷疑的元器件，看其振蕩的頻率是否變化等加以確認(rèn)。
　　如圖4所示采用LM318的電路，如果電容C1不用，或者容電過(guò)小，則會(huì)引起如圖3所示的自激振蕩。

　　由于輸出阻抗的不匹配，信號(hào)線又過(guò)長(zhǎng)，信號(hào)多次反射也會(huì)形成振蕩。阻抗不匹配引起的干擾與如圖3所示干擾不同的是：自激振蕩不僅會(huì)出現(xiàn)在如圖3所示的鋸齒波上部(與運(yùn)放工作點(diǎn)有關(guān))，而且會(huì)出現(xiàn)在整個(gè)輸出波形。但與圖2所示的波形不同，它也會(huì)形成比較規(guī)整的正弦振蕩，其振蕩頻率通常都比較高，可達(dá)幾十MHz。

　　傳輸線都具有分布電感和分布電容。如將整個(gè)傳輸線分成n個(gè)小段，則每個(gè)小段均由自己的分段電容和電感組成。電感阻礙著電流的突變，電容則阻礙著電壓的突變。當(dāng)K合上后，并不是傳輸線所有各點(diǎn)都同時(shí)達(dá)到電壓定值E和電流定值I，而是像電壓波和電流波那樣按相同的速度向終端推進(jìn)。如果負(fù)載電阻恰好等于傳輸線的特性阻抗RP (,L0表示單位長(zhǎng)度的分布電感量，C0表示單位長(zhǎng)度的分布電容量)。當(dāng)波前到達(dá)終端時(shí)，由于R的存在，電流In在對(duì)Cn充電的同時(shí)，有一部分被負(fù)載電阻所分流。一旦最后一小段Cn建立電壓后，傳輸線中的電流將全部流進(jìn)負(fù)載。這時(shí)幅度為I的電流波流又紅又經(jīng)負(fù)載時(shí)，在電阻R上的壓降E=RI和傳輸線上已經(jīng)建立的電壓是一致的。因此來(lái)自信號(hào)源的電流經(jīng)過(guò)傳輸線不斷地流進(jìn)負(fù)載，這就是常說(shuō)的終端匹配，這時(shí)不會(huì)出現(xiàn)反向現(xiàn)象。

　　當(dāng)負(fù)載電阻R大于轉(zhuǎn)輸線特性阻抗時(shí)，反射情況將介于終端匹配和終端開(kāi)路兩者之間；當(dāng)負(fù)載電阻R小于傳輸線特性阻抗時(shí)，反射情況將介于終端匹配和終端短路之間。對(duì)于終端不匹配所引起的反射，在反射波到達(dá)不匹配的始端時(shí)，同樣會(huì)引起向終端的新反射，這種新反射到達(dá)終端再次反射，形成多次反射。反射的幅度總是一次比一次小，最后反射波幅度與信號(hào)相比可忽略不計(jì)時(shí)，便認(rèn)為達(dá)到穩(wěn)態(tài)。
實(shí)際中應(yīng)先找到引起反射的那一段電路，然后斷開(kāi)電路，串入一個(gè)約幾十Ω的電阻。對(duì)于高速工作的DSP，廠家要求當(dāng)信號(hào)線超過(guò)15cm后，一定要串入幾十Ω電阻(ADSP21060系列中為33Ω)，以消除由于電路阻抗不匹配引入的干擾。

故障現(xiàn)象3
　　研制中也遇到了如圖6所示的現(xiàn)象，表現(xiàn)為經(jīng)信號(hào)處理后，D/A變換出的鋸齒上不斷掉數(shù)據(jù)的現(xiàn)象，且比較有規(guī)律。分析其原因可判斷為D/A前數(shù)據(jù)鎖存時(shí)鐘與數(shù)據(jù)穩(wěn)定時(shí)間不相適應(yīng)，將輸出為1的數(shù)據(jù)鎖存為0。
　　數(shù)據(jù)的穩(wěn)定傳輸必須滿(mǎn)足建立和保持時(shí)間的要求。建立時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被鎖存到鎖存器中。保持時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果保持時(shí)間不夠，數(shù)據(jù)同樣不能被鎖存到鎖存器中。所以在實(shí)際電路中，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，數(shù)據(jù)應(yīng)先穩(wěn)定下來(lái)。這就要求我們?cè)谠O(shè)計(jì)電路的過(guò)程中，不僅要充分考慮各部分器件的延遲，而且盡量使用全局時(shí)鐘同步。這是因?yàn)槿�局時(shí)鐘能提供器件最短的從時(shí)鐘到輸出的延遲，能盡量滿(mǎn)足建立時(shí)間和保持時(shí)間的要求。另外如果鎖存信號(hào)邊沿不好，也容易引起這種現(xiàn)象，相當(dāng)于在原來(lái)基礎(chǔ)上把時(shí)鐘向后推遲了一段時(shí)間。
　　基于以上分析，我們采用以下的措施加以改善：一、盡可能使用全局時(shí)鐘來(lái)同步；二、對(duì)各段線路，特別是采用CPLD的數(shù)字電路部分，我們先采用MAX+plusⅡ仿真，計(jì)算出各部分電路的延時(shí)，然后對(duì)各鎖存時(shí)鐘加以一定的延時(shí)以滿(mǎn)足建立時(shí)間要求，盡量避免毛刺的產(chǎn)生。如果是由于容性阻抗造成的時(shí)間常數(shù)τ過(guò)大，使充放電時(shí)間加長(zhǎng)，導(dǎo)致邊沿不陡峭，可以增加電路驅(qū)動(dòng)能力，減小負(fù)載電容，改善信號(hào)的邊沿。使用了以上的措施，圖6所示的現(xiàn)象可很好地解決。

結(jié)語(yǔ)
　　綜上所述，本文所介紹信號(hào)處理機(jī)中出現(xiàn)的幾種干擾現(xiàn)象只是在設(shè)計(jì)調(diào)試中出現(xiàn)的幾種典型的現(xiàn)象，通過(guò)采用相應(yīng)措施使問(wèn)題得到解決，希望我們的分析和解決方法的介紹能給讀者帶來(lái)啟發(fā)的作用。