電磁兼容三要素是干擾源（騷擾源）、耦合通路和敏感體,電磁兼容的解決方案常用的方法主要有屏蔽、接地和濾波

1.1.1 電磁干擾

　　 電磁騷擾引起的設(shè)備、傳輸通道或系統(tǒng)性能的下降。它的主要要素有自然和人為的騷擾源、通過(guò)公共地線阻抗/內(nèi)阻的耦合、沿電源線傳導(dǎo)的電磁騷擾和輻射干擾等。電子系受干擾路經(jīng)為經(jīng)過(guò)電源，經(jīng)過(guò)信號(hào)線或控制電纜，場(chǎng)滲透，經(jīng)過(guò)天線直接進(jìn)入；并且有電纜耦合，從其它設(shè)備來(lái)的傳導(dǎo)干擾，電子系統(tǒng)內(nèi)部場(chǎng)耦合，其它設(shè)備的輻射干擾，其它設(shè)備的輻射干擾，電子外部耦合到內(nèi)部場(chǎng)，電子外部耦合到內(nèi)部場(chǎng)，寬帶發(fā)射機(jī)天線系統(tǒng)，外部環(huán)境場(chǎng)等等。
一般都非常重視電路板的功能設(shè)計(jì)。但是，一塊功能板的質(zhì)量好壞不完全決定功能設(shè)計(jì)水平，往往PCB的布局、布線好壞起關(guān)鍵作用。利用人工布線，不斷調(diào)整布局才能取得最佳PCB拷貝。一塊功能板好壞最終要看它的環(huán)境適應(yīng)能力(電源、溫度、電磁環(huán)境等)，還要看它的可測(cè)性、可維護(hù)性、可生產(chǎn)性等工程化設(shè)計(jì)和工藝技術(shù)綜合指標(biāo)要求。很多情況下，就是1個(gè)信號(hào)布線不當(dāng)削弱了整塊板的抗干擾能力，甚至影響到整機(jī)抗干擾指標(biāo)。PCB設(shè)計(jì)是一
件精雕細(xì)刻的工作，隨時(shí)用EMC預(yù)檢方法進(jìn)行抗干擾檢查，總能查出薄弱的不合理的布線。PCB布線需要通過(guò)幾次調(diào)整才能滿足抗干擾決這類電磁兼容問(wèn)題往往是從電路布局、信號(hào)走線等方面入手。因此，電磁兼容技術(shù)很大程度上是一門工藝性技術(shù)。
　　測(cè)試轉(zhuǎn)臺(tái)測(cè)控系統(tǒng)設(shè)計(jì)可以分為三大部分：①控制柜電子線路設(shè)計(jì)；②臺(tái)體布線，包括滑環(huán)布線、臺(tái)體內(nèi)走線、控制及測(cè)量電纜布線、感應(yīng)同步器反饋信號(hào)及陀螺信號(hào)前置放大器設(shè)計(jì)等；③接地系統(tǒng)設(shè)計(jì)。每一部分在運(yùn)行過(guò)程中都會(huì)遇到如下幾方面干擾：①傳導(dǎo)性耦合干擾；②電容性耦合干擾；③電感性耦合干擾。解決其干擾問(wèn)題一般從以下幾方面著手：①系統(tǒng)內(nèi)干擾的抑制；②干擾途徑的抑制。但無(wú)論從原理上講還是從實(shí)踐上講，干擾源的抑制是解決干擾最有效的方法。下面分別從每一部分出發(fā)來(lái)討論其電磁兼容性設(shè)計(jì)。
2.1　控制柜電子線路的電磁兼容性設(shè)計(jì)
　　每個(gè)控制柜由若干控制箱構(gòu)成，而控制箱內(nèi)的電子線路采用了模塊化設(shè)計(jì)。每個(gè)控制箱的電磁兼容性設(shè)計(jì)大致可分為四個(gè)方面：①主電子線路印刷板設(shè)計(jì)；②外引線設(shè)計(jì)；③公用底板設(shè)計(jì)；④控制箱裝配工藝設(shè)計(jì)。
2.1.1　主電子線路印刷板設(shè)計(jì)
首先討論如何減小主線路板對(duì)外界的干擾。測(cè)控系統(tǒng)中任何電子線路都會(huì)對(duì)外界產(chǎn)生傳導(dǎo)性耦合干擾、電容性耦合干擾和電感性耦合干擾，只是大部分線路在某些方面的干擾并不突出，不作為明顯的干擾源。在主電路中往往既有數(shù)字電路又有模擬電路。為了抑制數(shù)字電路造成的電源波動(dòng)耦合干擾，在板內(nèi)每一個(gè)芯片的Vcc和GND之間要接入旁路電容，以便該芯片造成的電源波動(dòng)被就近吸收，減小其對(duì)其它芯片的影響。在接入旁路電容時(shí)應(yīng)盡可能靠近芯片，使Vcc-GND通過(guò)旁路電容構(gòu)成的回路面積最小，而且Vcc和GND的走線應(yīng)盡可能短而粗。
　　為了防止每一塊印刷板通過(guò)Vcc、GND對(duì)其它印刷板造成傳導(dǎo)性耦合，其Vcc-GND入口處要接入一個(gè)大容量的電解電容，并入一個(gè)0.1 μF的高頻電容，以吸收該板的電平波動(dòng)。
數(shù)字電路中各信號(hào)之間的容性和感性耦合有時(shí)難以避免，但因?yàn)閿?shù)字電路本身具有很大的噪聲容限，這種耦合并不會(huì)造成嚴(yán)重的影響。同時(shí)數(shù)字電路中很少有大電壓和大電流信號(hào)，因此它對(duì)外界的電容性和電感性耦合可以忽略。抑制數(shù)字電路的容性和感性耦合的方法是
對(duì)每塊印刷板外加接地良好的金屬殼，以起到電磁屏蔽效果。
　　測(cè)控系統(tǒng)中模擬電路大多處理的是直流小信號(hào)，因此一般不會(huì)對(duì)外界造成明顯的容性和感性耦合干擾。但也有一部分是處理交流大信號(hào)，如測(cè)角系統(tǒng)中的激磁電源，它是一個(gè)2 kHz的正弦交變信號(hào)，能產(chǎn)生變磁場(chǎng)，因此容易對(duì)外界造成干擾。在設(shè)計(jì)印刷板時(shí)沒(méi)有有效的方法來(lái)避免板內(nèi)的干擾，只能通過(guò)加大干擾回路和被干擾回路的距離來(lái)減小它的影響，或適當(dāng)采用屏蔽線的方法來(lái)抑制。該控制板對(duì)其它印刷板的這種磁干擾也只能通過(guò)對(duì)整塊板的屏蔽來(lái)抑制。
　　一般來(lái)講，電子線路中大電流回路和大電壓回路容易造成電感性和電容性耦合。在測(cè)試轉(zhuǎn)臺(tái)測(cè)控系統(tǒng)中，為了減小功耗，采用了數(shù)字功放。由于數(shù)字功放采用了含有高頻大電壓調(diào)制信號(hào)的數(shù)字PWM方式驅(qū)動(dòng)，同時(shí)電機(jī)繞組又是一個(gè)電感性負(fù)載，因此它會(huì)對(duì)外界造成嚴(yán)的電容性耦合干擾。但由于流過(guò)繞組的電流并不大，故它不會(huì)造成大的電感性耦合干擾。產(chǎn)生這種干擾的原因是驅(qū)動(dòng)器中開關(guān)的通斷瞬間感性負(fù)載會(huì)產(chǎn)生很高的尖峰電壓，而容性干擾的大小同這一電壓成正比。抑制數(shù)字功放的這種干擾應(yīng)從以下幾方面入手：
　�、匍_關(guān)二端加合理的吸收電路；
　　②在感性負(fù)載或A、B、C三相之間并入高壓高頻電容；
　�、墼贗GBT功率開關(guān)驅(qū)動(dòng)電路上設(shè)法減緩開關(guān)的導(dǎo)通、關(guān)斷速度，使其基極驅(qū)動(dòng)波形變緩，這樣將使開關(guān)器件在導(dǎo)通和關(guān)斷瞬間均有很大的壓降，從外界的各種干擾。下面將討論在設(shè)計(jì)主電路印刷板時(shí)如何抑制外界干擾。
在數(shù)字電路中，傳導(dǎo)耦合主要是通過(guò)電源和地線引入的。上面曾談到的在Vcc-GND之間加濾波電容已從很大程度上抑制了這種耦合，因此下面主要討論如何抑制容性和感收耦合。對(duì)于感性耦合，從設(shè)計(jì)上要避免印刷線構(gòu)成環(huán)路，當(dāng)然包括電源線和地線，這樣既可以消除地環(huán)流，又使其不受外界磁場(chǎng)的干擾。對(duì)于容性耦合，要設(shè)法減小信號(hào)線之間的分布電容，因此應(yīng)注意以下幾點(diǎn)：
a. 盡可能避免二信號(hào)線的長(zhǎng)距離平行布線；
b. 強(qiáng)信號(hào)同弱信號(hào)盡可能不要貼近布線；
c. 布線時(shí)盡量不要從管腳間穿行，對(duì)于高頻信號(hào)尤其如此；
d. 時(shí)序邏輯電路的輸入、輸出線最易引入干擾，因此應(yīng)避免過(guò)長(zhǎng)引線。
其輸出盡量不要跨板驅(qū)動(dòng)，必要時(shí)應(yīng)先加緩沖隔離，如測(cè)角系統(tǒng)中經(jīng)20 MHz分頻得來(lái)的10 kHz、20 kHz等時(shí)間基準(zhǔn)在板間傳輸時(shí)，應(yīng)先加緩沖驅(qū)動(dòng)以隔離傳輸線引入的回?cái)_；e.經(jīng)傳輸線傳輸?shù)男盘?hào)可能會(huì)發(fā)生畸變，因此應(yīng)在下一級(jí)電路的輸入處加施密特整形。
數(shù)字電路中往往會(huì)有許多引腳空閑不用，由于其缺乏確定的電平而容易引入干擾，其中時(shí)序邏輯組合比邏輯電路更易受干擾，如測(cè)角系統(tǒng)中的計(jì)數(shù)電路、單雙穩(wěn)電路等，一個(gè)干擾脈沖有可能造成其狀態(tài)的誤翻轉(zhuǎn)。因此要將其不用的輸入端依設(shè)計(jì)要求分別接至GND或通過(guò)1 kΩ電阻接至Vcc。由于時(shí)序邏輯電路的輸出端可能是其內(nèi)部的輸入，其閑置的輸出端也要避免懸空，而應(yīng)對(duì)地接入1 000 Pf高頻電容。
　　同數(shù)字電路相比，模擬電路的抗干擾問(wèn)題更難解決。在數(shù)字電路中傳導(dǎo)耦合一般不造成多大問(wèn)題，但對(duì)模擬電路來(lái)講，這種干擾卻必須引起高度重視。
　　正如前面講到的，傳導(dǎo)耦合的最常見(jiàn)形式為公共地線耦合，而消除傳導(dǎo)耦合的最有效的方法是一點(diǎn)共地。有時(shí)由于受到印刷板空間的限制不可能使每一個(gè)單元電路的地全部是一點(diǎn)共地(有時(shí)也不必要)，因此常遵循的原則是：?jiǎn)卧�電路一點(diǎn)共地，然后接入公共的地線上去。這對(duì)多級(jí)線路來(lái)講仍存在著公共地線的傳導(dǎo)耦合，此時(shí)應(yīng)注意在安排線路時(shí)不讓大信號(hào)回路的電流流過(guò)小信號(hào)回路，以盡量減小大信號(hào)回路對(duì)小信號(hào)回路的干擾。例如在測(cè)角系統(tǒng)中激磁電源從信號(hào)發(fā)生到其輸出共有多級(jí)電路，一般由運(yùn)放單元電路組成，每個(gè)單元電路要一點(diǎn)共地，即其輸入、輸出及工作電源的地要盡可能從一點(diǎn)引出，然后連接到地母線上。在這種線路中，模擬工作的電源地線要從大信號(hào)單元電路即激磁輸出級(jí)的“地”處接入，而不應(yīng)在信號(hào)發(fā)處接入。
　　對(duì)于測(cè)角中的粗、精反饋信號(hào)及主控系統(tǒng)的測(cè)速機(jī)反饋、陀螺信號(hào)的前置處理電路等模擬線路設(shè)計(jì)，除了注意以上幾點(diǎn)外，尤其還要注意輸入信號(hào)的“地”應(yīng)在其多級(jí)處理線路的最前級(jí)處接入，而不應(yīng)隨便將輸入信號(hào)的“地”接自系統(tǒng)任意點(diǎn)的“地”。由于輸入端一般比輸出端的信號(hào)要小，故此處遵循單元電路的一點(diǎn)共地原則更重要。
　　除上述常見(jiàn)的傳導(dǎo)耦合外，模擬電路中還有其它性質(zhì)的傳導(dǎo)耦合如接觸電阻變化，尤其是采用大量運(yùn)放的模擬電路，由于其輸入端對(duì)各種噪音比較敏感，其同、反相端盡量不要直接同可調(diào)電位器的滑動(dòng)端相連(滑動(dòng)端具有大的接觸噪聲)。
　　正如以上談到的，運(yùn)放的同、反相端(尤其是作為“虛地”的同相端)對(duì)噪音非常敏感，因此模擬線路中抑制電容性和電感性耦合，尤其是電容性耦合要特別注意避免這些引腳直接引入干擾。對(duì)于高增益、高阻抗和小信號(hào)放大電路更要注意這一點(diǎn)。
　　為了避免電容性干擾，連接運(yùn)放的同、反相端的引線不宜過(guò)長(zhǎng)，尤其應(yīng)避免直接從前面板上的電位器一端到運(yùn)放的輸入端的引線。對(duì)于高輸入阻抗、高增益及寬帶運(yùn)放電路，除了一般的措施外，還應(yīng)采取同、反相端的屏蔽和其它裝配工藝措施。